## (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-108725 (P2001 - 108725A)

(43)公開日 平成13年4月20日(2001.4.20)

| (51) Int.Cl.7 | 識別記号 | <b>F</b> I    | テーマコート*(参考) |  |  |
|---------------|------|---------------|-------------|--|--|
| G01R 31/28    |      | G01R 35/00    | L 2G032     |  |  |
| 35/00         |      | H 0 3 K 5/135 | 5 J O O 1   |  |  |
| // HO3K 5/135 |      | G01R 31/28    | н           |  |  |


|          |                       | 審查請求 未請求      | ママック マップ マップ マップ マップ おまま マップ かんりょう マップ おまま おまま かんりょう かんりょう かい かいま かんり マップ アイス | OL (全 9 頁)     |
|----------|-----------------------|---------------|---|----------------|
| (21)出顧番号 | 特願平11-288164          | (71)出願人 39000 | 5175  |                |
|          |                       | 株式会           | 社アドバンテス   | ト              |
| (22)出顧日  | 平成11年10月8日(1999.10.8) | 東京都           | <b>ቖ練馬区旭町1丁</b>   | 目32番1号         |
|          |                       | (72)発明者 菅 彰   | 雄   |                |
|          |                       | 東京都           | <b>林馬区旭町1丁</b>  | 目32番1号 株式会     |
|          |                       | 社アト           | パンテスト内  |                |
|          |                       | (74)代理人 10006 | 6153  |                |
|          |                       | 弁理士           | : 草野 卓 (  | 外1名)           |
|          |                       | Fターム(参考) 20   | 2032 AA01 AA07  | ACO3 ADO6 AEO8 |
|          |                       |               | AG01 AG07   |                |
|          |                       | 5,            | J001 BB00 BB02  | BB05 BB08 BB09 |
|          |                       |               | BB14 BB20   | BB21 CC00 DD02 |
|          |                       |               | DD04  |                |
|          |                       |               |   |                |

# (54) 【発明の名称】 半導体デバイス試験装置のタイミング位相校正方法・装置

## (57)【要約】

【課題】 タイミング発生用の各可変遅延回路の遅延時 間を実動作に近い条件で校正し、校正値を実動時も維持 させる。

【解決手段】 半導体デバイス試験装置のタイミング発 生器において、校正された遅延時間を持つ基準クロック RFCLKを発生させ、この基準クロックと、被校正ク ロックSNC1、SNC2、SNC3・・・との位相を 位相比較手段36により位相比較し、その位相比較結果 が一致を示す状態に被校正クロックの供給路に設けた可 変遅延回路 VD1、VD2、VD3・・・の遅延時間を 設定する。



20

30

#### 【特許請求の範囲】

【請求項1】 各種の遅延時間を持つ複数の可変遅延回路を具備し、この複数の可変遅延回路から所望の位相を持つクロックを発生させ、これら所望の位相を持つクロックによって被試験半導体デバイスに与える試験バターン信号の立上り及び立下りのタイミング書込、読出のタイミング比較判定のタイミング等を規定する半導体デバイス試験装置において、

校正された遅延時間を持つ基準クロックを発生させ、この基準クロックと、被校正クロックとの位相を位相比較 10 器により位相比較し、その位相比較出力が一致する状態に被校正クロックの供給路に設けた可変遅延回路の遅延時間を設定することを特徴とする半導体デバイス試験装置のタイミング校正方法。

【請求項2】 A、初期位相を持つクロックを出力する クロック源と、

B、このクロック源が出力するクロックをこのクロック のタイミングから所望の遅延時間遅れた複数のタイミン グのクロックを発生させる複数の被校正可変遅延回路 よ

C、上記クロック源から出力されるクロックを予め校正された遅延時間遅らせた基準位相を持つ基準クロックを 出力することができる基準遅延回路と、

D、この基準遅延回路で所定の時間遅延された基準クロックと上記被校正可変遅延回路で遅延された被校正クロックとの位相を比較し一致か不一致かを比較判定する位相比較判定手段と、

E、との位相比較手段の比較結果により上記基準クロックと遅延クロックの位相が一致したか否かを判定する判定手段と.

によって校正した半導体デバイス試験装置のタイミング 校正装置。

【請求項3】 請求項2に記載した半導体デバイス試験 装置のタイミング校正装置において、上記位相比較手段 はD型フリップフロップで構成し、上記D型フリップフ ロップの出力の状態により上記位相比較手段で位相比較 するクロックの位相が一致しているか否かを判定するこ とを特徴とする半導体デバイス試験装置のタイミング校 正装置。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】との発明は例えば半導体メモリ或いは半導体ロジックIC等の半導体デバイスを試験する半導体デバイス試験装置のタイミング校正方法とその装置に関する。

[0002]

【従来の技術】この発明に係わるタイミング校正方法を 説明する前に、半導体デバイス試験装置の概略を予め説 明する。図6に半導体デバイス試験装置の概略構成を示 す。図中TESは半導体デバイス試験装置の全体を示 す。半導体デバイス試験装置TESは、主制御器11 と、バターン発生器12、タイミング発生器13、波形 フォーマッタ14、論理比較器15、ドライバ群16、 アナログ比較器群17、不良解析メモリ18、論理振幅 基準電圧源21、比較基準電圧源22、デバイス電源2 3等により構成される。

【0003】主制御器11は一般にコンピュータシステムによって構成され、利用者が作成した試験プログラムに従って主にパターン発生器12とタイミング発生器13を制御し、パターン発生器12から試験パターンデータを発生させ、との試験パターンデータを変換し、との試験パターン信号を論理振幅基準電圧源21で設定した振幅値を持った波形に電圧増幅するドライバ群16を通じて被試験半導体デバイス半導体デバイス19に印加し記憶させる。

【0004】被試験半導体デバイス19から読み出した 応答信号はアナログ比較器17で比較基準電圧源22か ら与えられる基準電圧と比較し、所定の論理レベル(H 論理の電圧、L論理の電圧)を持っているか否かを判定し、所定の論理レベルを持っていると判定した信号は論理比較器15でパターン発生器12から出力される期待値と比較し、期待値と不一致が発生した場合は、その読み出したアドレスのメモリセルに不良があるものと判定し、不良発生毎に不良解析メモリ18に不良アドレスを記憶し、試験終了時点で例えば不良セルの救済が可能か否かを判定する。

【0005】とこで、タイミング発生器13は被試験半導体デバイス19に与える試験バターン信号の波形の立上がりのタイミング及び立下りのタイミングを規定するクロックと、論理比較器15で論理比較のタイミングを規定するストローブパルスのタイミング、被試験半導体デバイス19の書込のタイミング、読出のタイミング等を発生する。

【0006】これらの各タイミングは利用者が作成した 試験プログラムに記載され、利用者が意図したタイミン グで被試験半導体デバイス19を動作させ、またその動 作が正常か否かを試験できるように構成されている。図 7にタイミング発生器13の概略の構成を示す。タイミ 2とによって構成される。可変遅延回路群32の各可変 遅延回路VD1、VD2、VD3・・・は10PS程度 の分解能で遅延時間を発生する高分解能の可変遅延回路 によって構成される。尚、図7に示した高分解能の可変 遅延回路の他に、現実にはクロックの整数倍の遅延時間 を発生する遅延回路も直列に接続されるが、この発明で は高分解能の可変遅延回路を校正することを目的とする ものであるから、ここでは特に整数倍の遅延時間を発生 する遅延回路については説明を省略することにする。

50 【0007】クロック源31から出力されるクロックを

原クロックSYNC0と称し、各可変遅延回路VD1、 VD2、VD3・・・から出力されるクロックSNC 1、SNC2、SNC3・・・を遅延クロックと称す。 これらの遅延クロックSNC1、SNC2、SNC3・ ・・は原クロックSYNCOの位相を基準とし、この基 進位相から所定の遅延時間が与えられてパターン発生器 12、波形フォーマッタ14、論理比較器15、不良解 析メモリ18の各ユニットに与えられ、各ユニットで基 準タイミングクロックとして利用される。

【0008】各ユニットに供給される遅延クロックSN C1、SNC2、SNC3・・・の遅延量は予め各ユニ ット毎に各ユニットに到来する信号の遅延時間に関連し て決められており、この決められているタイミングの位 相に調整する必要がある。この調整作業を一般にタイミ ング校正と称している。図8を用いて従来のタイミング 校正方法を説明する。従来は先ずマルチプレクサ33に より原クロックSYNCOを発生する回路を選択し、と の回路を帰還回路34とオアゲート35によってループ 発振回路を構成し、このループ発振回路の発振周波数を 測定して原クロックSYNCOを発生する回路の遅延時 20 間を計測する。つまり、ループ発振信号の周期がて0で あったとすると、ループの遅延時間は τ 0 で求められ る。この原クロックSYNCOを発生する回路の遅延時 間で0を基準の遅延時間とする。

【0009】次に、遅延クロックSNC1を発生する可 変遅延回路VD1をマルチプレクサ33により選択し、 との可変遅延回路VD1をループ発振回路に組み込んで ループループ発振させ、その発振周期 τ 1 を測定して遅 延時間で1が予め決められた遅延時間(基準となる遅延 時間で〇からの遅延時間)に合致するように、可変遅延 回路 V D 1 の遅延時間を設定する。

【0010】 このようにして、各可変遅延回路VD1、 VD2、VD3・・・をループ発振回路に組み込んでル ープ発振させ、各遅延時間を計測してタイミング構成を 行っている。

#### [0011]

【発明が解決しようとする課題】上述したように、従来 は各可変遅延回路VD1、VD2、VD3・・・をルー プ発振回路に組み込んでその遅延時間を測定し、目的と する遅延時間になるように校正している。然し乍らルー 40 プ発振の発振周期は各可変遅延回路VD1、VD2、V D3···の遅延時間 τ1、τ2、τ3···は原クロ ックSYNCOの周期より長い。従って、校正時に可変 遅延回路VD1、VD2、VD3・・・を通過するパル スの量と、実際に半導体デバイスを試験している状態で 可変遅延回路VD1、VD2、VD3・・・を通過する クロックの量が異なる。つまり、図9Aは実動時に各可 変遅延回路 VD1、VD2、VD3・・・を通過するク ロックの波形、図9 Bは校正モード時に各可変遅延回路

形を示す。

【0012】可変遅延回路VD1、VD2、VD3・・ ・は半導体回路で構成され、パルスの通過量によって可 変遅延回路VD1、VD2、VD3・・・の温度が変化 し、この温度差によって遅延時間に差が発生し、校正時 に設定した遅延時間が実動時に再現されない不都合が生 じる。図10に各可変遅延回路VD1、VD2、VD3 ・・・の構成の一例を示す。

【0013】との例では半導体集積回路で構成されたゲ 10 ート回路Gを遅延素子として利用した場合を示す。この 例では半導体集積回路で構成されたゲート回路Gを遅延 素子として利用した場合を示す。つまり、ゲート回路G の直列回路と、このゲート回路Gの段間から取り出した 信号を選択して取り出すマルチプレクサMUXと、マル チプレクサMUXの選択状態を制御するレジスタCとに よって構成され、マルチプレクサMUXがどの段間から 信号を取り出すかをレジスタCに設定することによって 入力端子INから出力端子OUTまでの遅延時間が設定 される。

【0014】従って、図9Aに示すように入力されるパ ルスの数が多い場合と、図9Bに示すように単位時間に 通過するパルスの量が少ない場合とを比較すると、パル スの数が多い方が、ゲート回路Gの温度が高くなる。従 って、単位時間に通過するパルスの量が少ない状態で遅 延時間を校正したとしても、パルスの数が多い実動時に は設定された遅延時間より長い遅延時間に変動してしま う欠点がある。

【0015】更に、従来のようにループ発振回路を構成 して各可変遅延回路VD1、VD2、VD3・・・の遅 延時間を設定する場合、ループ発振の周期が長いのでル ープ発振動作によるパルス列により、半導体集積回路の 温度がある一定の温度に安定するまでに時間が掛かり、 これがためにタイミング校正に時間が掛かる欠点もあ る。

【0016】この発明の目的は校正時も実動時と同じバ ルスの量を可変遅延回路に通過させ、熱的な条件を実動 時と同じ条件で遅延時間を校正することができるタイミ ング校正方法と、タイミング校正装置を提案するもので ある。

#### $\{0017\}$

【課題を解決するための手段】 この発明の請求項1で は、各種の遅延時間を持つ複数の可変遅延回路を具備 し、この複数の可変遅延回路から所望の位相を持つクロ ックを発生させ、これら所望の位相を持つクロックによ って被試験半導体デバイスに与える試験パターン信号の 立上り及び立下りのタイミング、書込、読出のタイミン グ比較判定のタイミング等を規定する半導体デバイス試 験装置において、校正された遅延時間を持つ基準クロッ クを発生させ、この基準クロックと、被校正クロックと VD1、VD2、VD3・・・を通過するクロックの波 50 の位相を位相比較手段により位相比較し、その位相比較 5

出力が一致する状態に被校正クロックの供給路に設けた 可変遅延回路の遅延時間を設定する半導体デバイス試験 装置のクロック位相校正方法を提案する。

【0018】との発明の請求項2では、A、初期位相を持つクロックを出力するクロック源と、

B、このクロック源が出力するクロックをこのクロック のタイミングから所望の時間遅れた複数のタイミングの クロックを発生させる複数の被校正可変遅延回路と、

C、クロック源から出力されるクロックを予め校正された遅延時間遅らせた基準位相を持つ基準クロックを出力 10 することができる基準遅延回路と、

D、との基準遅延回路で所定の時間遅延された基準クロックと被校正可変遅延回路で遅延された被校正クロックとの位相を比較する位相比較手段と、

E、この位相比較手段の位相比較結果が一致か否かを判定する判定手段と、によって校正した半導体デバイス試験装置のタイミング校正装置を提案する。

【0019】との発明の請求項3では、請求項2に記載した半導体デバイス試験装置のタイミング校正装置において、位相比較手段はD型フリップフロップで構成し、D型フリップフロップの出力の状態により位相比較手段で位相比較するクロックの位相が一致しているか否かを判定する構成とした半導体デバイス試験装置のタイミング校正装置を提案する。

### [0020]

【作用】この発明によるタイミング校正方法及びこのタイミング校正方法を用いて動作するタイミング校正装置によれば、位相比較手段を用いることにより実動作時と同じパルス列のクロックを用いて各可変遅延回路の遅延時間を校正することができる。

【0021】従って、この発明によれば短時間に然も再現性良く、可変遅延回路の遅延時間を構成することができる利点が得られる。

#### [0022]

【発明の実施の形態】図1にこの発明による半導体デバイス試験装置のタイミング校正方法を用いて動作するタイミング校正装置の実施例を示す。この発明では位相比較手段36と判定手段37及び基準遅延回路38とを設ける。基準遅延回路38は校正しようとしている可変遅延回路VD1、VD2、VD3・・・を構成する遅延回 40路と同等の遅延回路によって構成されるが、特にこの基準遅延回路38を構成する遅延回路は予め、例えば図7で説明したループ発振方法により、設定値と実際の遅延時間の関係が予め測定され記憶されており、例えば図10に示したレジスタCにデジタル値を設定することにより、遅延回路は例えば10ps程度の分解能で既知の遅延時間に設定される。

【0023】校正の手順としては先ずマルチプレクサ3 3により原クロックSYNCOを選択し、基準遅延回路 38により基準クロックRFCLKの位相を原クロック 50

SYNC 0の位相に合わせる。この位相合わせの様子を図2に示す。図2 A は原クロックSYNC 0を示す。この例では原クロックSYNC 0が所定の個数ずつ出力される場合を示す。図2に示す例では5個のバルスで表示しているが、現実には例えば256個程度の数となる。【0024】原クロックSYNC 0を位相比較手段36を構成するD型フリップフロップのデータ入力端子Dに入力し、クロック入力端子CKに基準クロックRFC LKを入力する。原クロックSYNC 0から成る例えば256個のバルス列が出力される毎に基準遅延回路38の遅延時間をこの例ではわずかずつ、つまり、遅延回路の最小分解能のピッチで増加方向に変化させる。

【0025】初期状態(基準遅延回路38の遅延時間がほぼ0の状態)では基準クロックRFCLKの立ち上がりのタイミングは原クロックSYNC0のH論理の期間に存在する。その状態の原クロックSYNC0と基準クロックRFCLKの位相差をで1で(図2C)で表している。基準クロックFRCLKの立ち上がりのタイミングが原クロックSYNC0のH論理の期間に存在していることから位相比較手段36は(図2Dに示すように)H論理を出力し、このH論理の位相比較結果を判定手段37に入力する。

【0026】判定手段37はこの実施例ではアンドゲー ト37Aとカウンタ37Bとによって構成した場合を示 す。アンドゲート37Aの一方の入力端子にはH論理の 位相比較結果が入力され、他方の入力端子には基準クロ ックRFCLKが入力される。との結果との状態ではカ ウンタ37Bは基準クロックRFCLKを計数する。カ ウンタ37Bの計数値が例えば「256」である間は基 30 準クロックRFCLKの立上りのタイミングが原クロッ クSYNCOのH論理の期間に存在することがわかる。 【0027】原クロックSYNCOから成るパルス列が 1回出力される毎に、基準遅延回路38の遅延時間を例 えば10 p s ずつ遅れる方向に設定値を変更する。図2 の例では基準遅延回路38の遅延時間をτ1、τ2、τ 3、の順に設定変更した場合を示す。更に、パルス列が 1回出力される毎にリセットパルスRSを出力させ、と のリセットパルスRSにより位相比較手段36とカウン タ37Bをリセットさせる。

【0028】基準遅延回路38の遅延時間をて3に設定した場合に基準クロックRFCLKの立上りのタイミングが原クロックSYNC0のH論理の期間から外れたとすると、位相比較手段36はL論理を出力し続け、カウンタ37Bの計数値はゼロを示す。従って、遅延時間で2とで3の間に位相の一致点があることがわかるが、で2とで3の間の遅延時間の差は例えば10psのように小さい値に設定しているから、遅延時間で3を一致点とみなしてよい。従って遅延時間で3を原クロックSYNC0の位相として記憶させる。尚、原クロックSYNC0はその供給先で立下りのタイミングを利用するユニッ

トとした場合を示す。このため、立下りのタイミングを 基準タイミングとして規定するものである。

7

【0029】他の遅延クロックSNC1、SNC2、SNC3・・・は原クロックSYNC0の立下りのタイミングを基準に予め測定して求めてある遅延時間に設定する。例えば可変遅延回路VD1の遅延時間を校正する場合、この可変遅延回路VD1に設定すべき遅延時間を基準遅延回路38に設定する。そして、可変遅延回路VD1の遅延時間を遅らせていき、可変遅延回路VD1の校正を行う。

【0030】つまり、校正すべき可変遅延回路VD1の遅延時間を漸次遅らせ、判定手段37を校正するカウンタ37Bが基準クロックRFCLKを計数するか、計数しないかの変化点に設定することにより、可変遅延回路VD1の遅延時間を基準遅延回路38に設定した遅延時間に合致させることができる。尚、被校正クロックSNC1の立上りと基準クロックRFCLKの立上りのタイミングが一致した場合、カウンタ37Bには供給したクロックの数の約1/2の数値が計数され、この状態がほぼ同一位相と見ることができる。

【0031】図3と図4にその校正の様子を示す。図3の例では可変遅延回路VD1の初期状態が基準遅延回路38の遅延時間より不足している状態の場合を示す。従って、基準クロックRFCLKの立上りのタイミングは校正しようとしているクロックSNC1のH論理の期間に存在するから、この場合には図3Dに示すように初期状態では位相比較手段36の比較結果はH論理であり、カウンタ37Bは計数動作する。

【0032】との状態から可変遅延回路VD1の遅延時間を漸次増加方向に設定値を少しずつ変更することによ 30 り、被校正クロックSNC1の位相が漸次遅れ方向に変化させ、被校正クロックSNC1の立上りの位相が基準クロックRFCLKの立上りのタイミングよりわずかに遅れた状態に設定されると、カウンタ37Bの計数動作が停止し、変化点を検出することができ、この設定状態で可変遅延回路VD1が校正されたことになる。

【0033】図4は可変遅延回路VD1の初期遅延時間が基準遅延回路38の遅延時間よりわずかに長い場合を示す。この場合には基準クロックRFCLKの立上りのタイミングが被校正クロックSNC1のし論理の区間に 40存在するから、位相比較手段36の位相比較結果は図4 Dに示すように初期状態ではし論理であり、カウンタ37Bは計数動作をしない。

【0034】可変遅延回路VD1の遅延時間を漸次短くする方向に設定変更し、その遅延時間が基準遅延回路38に設定した遅延時間よりわずかに短くなると、位相比較手段36の位相比較結果はH論理に反転し、変化点を検出することができる。このようにして、各可変遅延回路VD1、VD2、VD3・・・の遅延時間を基準遅延回路38を用いて校正する。

【0035】図5にこの発明によるタイミング校正方法の概略の手順を示す。先ず第1のステップSP1で基準遅延回路38を校正する。この校正は設定値に対して、実際の遅延時間がどうであるかを計測し、設定値対実際の遅延時間との特性を記憶する。ステップSP2では校正された基準遅延回路38を用いて原クロックSYNC0の位相を測定し、基準遅延回路38にその測定結果を記憶させる。

【0036】ステップSP3では基準遅延回路38に記憶した原クロックSYNC0の位相を基準に、各可変遅延回路VD1、VD2、VD3・・・の遅延時間を校正する。以上の手順によりタイミング校正が終了する。尚、上述の実施例では原クロックSYNC0と基準クロックRFCLKの位相をちょうど逆位相の関係に校正した例を説明したが、同相の関係に校正する場合もある。また、他の遅延クロックSNC1、SNC2、SNC3・・・も、基準クロックRFCLKに対して同一の位相に校正する場合と、逆位相の関係に校正する場合もあり得るので、校正の基準を被校正クロックの立上り例又は立下りの何れを採ってもよいことは容易に理解できよう。

【0037】また、上述では判定手段37をアンドゲート37Aとカウンタ37Bによって構成した場合を説明したが、要はパルス列が供給される毎に位相比較手段36の出力の状態が例えばH論理であったものがし論理に変化するか又は、その逆に変化したかを検出できればよく、特に図1に示した構成に限定されないことも容易に理解できよう。

[0038]

20

【発明の効果】以上説明したように、この発明によれば基準遅延回路38と、位相比較手段36を用いて校正すべきクロックの位相が基準クロックの位相と一致しているか否かにより各可変遅延回路VD1、VD2、VD3・・・の遅延時間を校正するから、実動状態と全く同一の条件(クロックの周波数が一致している)で校正を行うことができる。従って、半導体集積回路で構成される可変遅延回路(図10参照)は校正した結果を実動時に確実に再現し、校正した状態を確実に維持することができ、半導体デバイス試験装置の信頼性を高めることができる効果が得られる。

【図面の簡単な説明】

【図1】 この発明によるタイミング校正方法を用いて動作する半導体デバイス試験装置の一実施例を説明するためのブロック図。

【図2】 この発明によるタイミング校正装置により原クロックの位相を基準遅延回路によって測定する様子を説明するためのタイミングチャート。


【図3】この発明によりタイミング校正装置により各可 変遅延回路の遅延時間を校正する様子を説明するための50 タイミングチャート。

| 特開 | 2 | 0 | 0 | 1 | -1 | 0 | 8 | 7 | 2 | 5 |  |
|----|---|---|---|---|----|---|---|---|---|---|--|
|----|---|---|---|---|----|---|---|---|---|---|--|

|                           | • • |   |       |              |        |
|---------------------------|-----|---|-------|--------------|--------|
| 9                         |     |   |       | 10           |        |
| 【図4】図3に示した校正する様子の他の例を説明する | *   | 1 | 4     | 波形フォーマッタ     |        |
| ためのタイミングチャート。             |     | 1 | 5     | 論理比較器        |        |
| 【図5】との発明によるタイミング校正方法を説明する |     | 1 | 6     | ドライバ         |        |
| ためのフローチャート。               |     | 1 | 7     | アナログ比較器      |        |
| 【図6】一般によく知られている半導体デバイス試験装 |     | 1 | 8     | 不良解析メモリ      |        |
| 置の全体の構成を説明するためのブロック図。     |     | 1 | 9     | 被試験半導体デバイス   |        |
| 【図7】図6に示した半導体デバイス試験装置に用いら |     | 2 | 1     | 論理振幅基準電圧源    |        |
| れているタイミング発生器の構成を説明するためのブロ |     | 2 | 2     | 比較基準電圧源      |        |
| ック図。                      |     | 2 | 3     | デバイス電源       |        |
| 【図8】従来のタイミング校正方法及びタイミング校正 | 10  | 3 | 1 .   | クロック源        |        |
| 装置を説明するためのブロック図。          |     | 3 | 2     | 可変遅延回路群      |        |
| 【図9】従来のタイミング校正方法の欠点を説明するた |     | V | DIVE  | 2、VD3···     | 可変遅延回路 |
| めのタイミングチャート。              |     | S | YNC0  | 原クロック        |        |
| 【図10】図7に示したタイミング発生器に用いられて |     | S | NC1.S | NC2. SNC3··· | 遅延クロ   |
| いる可変遅延回路の構成の一例を説明するための接続  |     | ッ | ク     |              |        |
| 図。                        |     | R | FCLK  | 基準クロック       |        |
| 【符号の説明】                   |     | 3 | 3     | マルチプレクサ      |        |
| TES   半導体デバイス試験装置         | •   | 3 | 6 .   | 位相比較手段       |        |
| 11 主制御器                   |     | 3 | 7     | 判定手段         |        |
| 12 パターン発生器                | 20  | 3 | 8     | 基準遅延回路       |        |

(6)


# 【図1】




【図9】

13


タイミング発生器




[図2]




【図3】




[図4]






【図6】



. . . : •

【図7】



[図8]

